حقيبتك الأفضل عربيا في تطوير المحتوي التدريبي
حقيبتك الشريك الأول لك فى تطوير المحتوى التدريبي فى الوطن العربي.
مؤسسة حقيبتك لخدمات تصميم وتطوير الحقائب التدربية

مميزات الحقيبة

مذكرة المتدرب

دليل المدرب

الأنشطة

نسخة العرض

فيديوهات

الملف التعريفي

تحديث سنة 2023

حقيبة تدريبية دورة التصميم الشامل لترجمة FPGA باستخدام VIVADO HLS

يركز هذه الحقائب التدريبية على تعليم المشاركين كيفية تصميم ومحاكاة وتوليف وتصدير IP باستخدام Vivado HLS. النهج المستخدم في هذه الحقائب التدريبية يركز على تصميم FPGA ويستخدم برمجة C/C++. يغطي الحقائب التدريبية مجموعة متنوعة من جوانب تصميم FPGA ، بما في ذلك استخدام Vivado HLS لتطوير IP ، وتقنيات المحاكاة والتوليف ، وتصدير IP للتنفيذ على أجهزة FPGA.

مراجعة

English - العربية

محاضرات تفاعلية

مميزات الحقيبة

مذكرة المتدرب

دليل المدرب

الأنشطة

نسخة العرض

فيديوهات

الملف التعريفي

تقديم حقائب تدريبنا الشاملة للمدربين حول التركيب المستوى العالي (HLS) لتصميم FPGA باستخدام VIVADO HLS. هذا المنتج مثالي للمدربين الذين يرغبون في تعليم المحترفين والطلاب عن أحدث التقنيات والأدوات في مجال تصميم FPGA. تم تصميم حقائبنا التدريبية لتوفير للمدربين جميع الموارد اللازمة لتقديم جلسة تدريب شاملة ومشوقة. تتضمن الحقائب دليل مفصل للمدرب، شرائح العروض التقديمية، تمارين عملية، ومراجع للمشاركين. مع هذه الحزمة الشاملة، يمكن للمدربين تقديم جلسة تدريب عالية الجودة بثقة دون الحاجة إلى إعداد شامل. تغطي هذه الحقيبة التدريبية جميع الجوانب الرئيسية للتركيب المستوى العالي باستخدام VIVADO HLS. يمكن للمدربين البدء بمقدمة عن HLS وفوائدها، تليها نظرة عامة على أداة VIVADO HLS ومزاياها. بعد ذلك، تستعرض الحقيبة تفاصيل سير العمل في التركيب المستوى العالي، بما في ذلك تقنيات البرمجة واستراتيجيات الأداء ومنهجيات التحقق. على مدار التدريب، سيتاح للمشاركين الفرصة لتطبيق معرفتهم من خلال التمارين العملية. تتضمن الحقائب التدريبية تعليمات خطوة بخطوة لتصميم وتنفيذ تصميمات FPGA المختلفة باستخدام VIVADO HLS. يضمن هذا النهج العملي أن يفهم المشاركون ليس فقط المفاهيم النظرية ولكن أيضًا يكتسبون الخبرة العملية في تصميم FPGA. بحلول نهاية التدريب، سيكون لدى المشاركين أساس قوي في التركيب المستوى العالي لتصميم FPGA باستخدام VIVADO HLS. ستكون لديهم المهارات والمعرفة اللازمة لتصميم وتحسين والتحقق من تصميمات FPGA بشكل فعال، مما يؤدي إلى زيادة الإنتاجية وتقليل وقت إطلاق المنتج إلى السوق. سواء كنت مدربًا ذو خبرة أو جديدًا في تدريب تصميم FPGA، ستوفر لك حقائبنا التدريبية كل ما تحتاجه لتقديم جلسة تدريب فعالة ومشوقة. اطلب نسختك اليوم وقم بتعزيز قدراتك التدريبية في مجال التركيب المستوى العالي لتصميم FPGA باستخدام VIVADO HLS.
مقدمة لتصميم النظم المنطقية عالية المستوى
ما هو اتش إل إس ولماذا هو مهم؟
مقارنة بين تدفق التصميم التقليدي وتصميم اللغة العالية المستوى (HLS)
الفوائد والتحديات في استخدام HLS لتصميم FPGA
نظرة عامة على VIVADO HLS
مقدمة إلى أداة VIVADO HLS
ميزات وقدرات فيفادو إتش إل إس
اللغات والمنصات المدعومة
تدفق تصميم HLS
الخطوات المشتركة في سير العمل لتصميم HLS
إنشاء وتحسين الشفرة C/C++
تحويل الشفرة إلى اليمين إلى اليسار باستخدام أداة HLS.
توصيف التصميم وتحسين الأداء
تحديد متطلبات التصميم
تحديد التوازن وفرص التحسين
تقنيات لتحسين الأداء واستغلال الموارد بشكل أمثل
تقنيات البرمجة في لغة HLS
كتابة كود C/C++ لـ HLS
توجيهات لتحديد تفاصيل تنفيذ الأجهزة
تقنيات التجميع الأنابيبي، فك الحلقات، ومشاركة الموارد
تصحيح الأخطاء والتحقق في VIVADO HLS
تقنيات لتصحيح الأخطاء في تصميمات HLS
استخدام أسرّة الاختبار والمحاكاة للتحقق
التعريف المشروعى وتحليل الأداء في VIVADO HLS
تقنيات تحسين HLS
تصميم خطوط الأنابيب لتحسين الإنتاجية
إعادة هيكلة الحلقة وتوجيه التدفق في الحلقة
تقنيات تحسين الذاكرة
مواضيع متقدمة في تكنولوجيا إعادة الأنتاج التلفزيوني
الحسابات العائمة في تصميمات HLS
التعامل مع منطق التحكم المعقدة
توليف ودمج الواجهة مع المكونات الأخرى
دراسات الحالة وأمثلة
أمثلة حقيقية في العالم الواقع تسلط الضوء على استخدام HLS في تصميم FPGA
التحديات التي واجهتنا والدروس التي تعلمناها من تنفيذ تصميمات HLS
دراسة حالة توضح التحسين في الأداء المحقق باستخدام تقنية HLS (تدفق الوسائط بنوعية عالية)

™IMAS

ضمن مفاهيم تصميم الأنظمة المنهجية في التدريب، تأتي مصفوفة IMAS كأداة من أدوات صناعة التدريب المعاصرة، والتي تتعامل مع آلية تجميع عناصر الحقيبة التدريبية في شكل متكامل ومتماسك لضمان توافق هذه العناصر مع تحقيق أهداف التدريب ورفع كفاءة الأداء مشارك ومدرب ومنظم. إنه يمكّن المطور من تطوير سيناريو تدريب احترافي مدروس جيدًا وإدارة وقت الجلسة التدريبية. يمكن للجلسة معالجة أي موضوع.

المؤسسة العامة للتدريب التقني والمهني

صممت منهجية خاصة بالجودة الداخلية في الوحدات التدريبية التابعة لها، حيث تشمل على خمسة معايير رئيسية، تتضمن الإدارة والقيادة، والمدربين، والخدمات المقدمة للمتدربين، والمناهج، وبيئة التدريب، وذلك بهدف تطوير جودة التدريب المقدم في المنشآت التدريبية لمواكبة حاجة سوق العمل المحلي.

™ISID

يعد أول برنامج من نوعه في تقييم وتصنيف الحقائب التدريبية ويهدف إلى أن يكون مرجعاً مهماً للشركات والمؤسسات لضمان جودة التدريب المقدم لكوادرها من أجل تطوير الأداء وتطويره وتحسينه. إن جعل هذه المعايير دولية ليس فقط لأنها منتشرة في أكثر من قارة واحدة ومئات البلدان والمنظمات، ولكن أيضًا لأنها متوافقة مع العديد. تقنيات أسترالية ويابانية وكندية وأمريكية.

ما هو التركيب عالي المستوى (HLS) وكيف يستفيد تصميم أجهزة FPGA منه؟
التوليد على مستوى عالٍ (HLS) هو نهج تصميم يسمح للمطورين بوصف تصاميمهم باستخدام لغات البرمجة على مستوى عالٍ مثل C/C++ أو SystemC. يعمل هذا النهج على تسريع عملية تصميم الدوائر المنطقية المبرمجة ميدانيًا (FPGA) عن طريق تحويل هذه الوصفات على مستوى عالٍ إلى تنفيذات سلسلة التوريد الفعّالة على المستوى الأجهزة، مما يقلل من وقت التطوير ويزيد من الإنتاجية.
التوليد على مستوى عالٍ (HLS) هو نهج تصميم يسمح للمطورين بوصف تصاميمهم باستخدام لغات البرمجة على مستوى عالٍ مثل C/C++ أو SystemC. يعمل هذا النهج على تسريع عملية تصميم الدوائر المنطقية المبرمجة ميدانيًا (FPGA) عن طريق تحويل هذه الوصفات على مستوى عالٍ إلى تنفيذات سلسلة التوريد الفعّالة على المستوى الأجهزة، مما يقلل من وقت التطوير ويزيد من الإنتاجية.
. كيف يساعد VIVADO HLS في عملية تصميم مدار FPGA؟
VIVADO HLS هو أداة شهيرة لمحمل اللغة العالية مقدمة من قبل إكسيلنكس. يوفر واجهة رسومية سهلة الاستخدام تتيح للمصممين أداء تخمين عالي المستوى لتصميمات أجهزة FPGA. يساعد VIVADO HLS في إنشاء رمز RTL (مستوى نقل التسجيل) فعال تلقائيًا من الوصف بلغة C/C++ أو SystemC، مما يضمن تنفيذ أجهزة فعالة.
VIVADO HLS هو أداة شهيرة لمحمل اللغة العالية مقدمة من قبل إكسيلنكس. يوفر واجهة رسومية سهلة الاستخدام تتيح للمصممين أداء تخمين عالي المستوى لتصميمات أجهزة FPGA. يساعد VIVADO HLS في إنشاء رمز RTL (مستوى نقل التسجيل) فعال تلقائيًا من الوصف بلغة C/C++ أو SystemC، مما يضمن تنفيذ أجهزة فعالة.
هل يمكنني استخدام VIVADO HLS لأي منصة FPGA؟
VIVADO HLS تم تصميمه خصيصاً لشرائح Xilinx FPGAs. إنه يدعم مجموعة واسعة من أجهزة Xilinx ، بما في ذلك Zynq-7000 SoCs ، UltraScale ، Virtex ، و Kintex FPGAs. ومع ذلك ، فإنه لا يتوافق مع أجهزة FPGA المصنعة من قبل الشركات الأخرى.
VIVADO HLS تم تصميمه خصيصاً لشرائح Xilinx FPGAs. إنه يدعم مجموعة واسعة من أجهزة Xilinx ، بما في ذلك Zynq-7000 SoCs ، UltraScale ، Virtex ، و Kintex FPGAs. ومع ذلك ، فإنه لا يتوافق مع أجهزة FPGA المصنعة من قبل الشركات الأخرى.
ما هو مستوى الخبرة في البرمجة المطلوب لاستخدام VIVADO HLS؟
تم تصميم VIVADO HLS ليكون سهل الاستخدام ومتاح لمهندسي البرمجيات ذوي الخبرة المحدودة أو غير الموجهة لتصميم الأجهزة. يتطلب المعرفة الأساسية في البرمجة بلغة C / C ++ أو SystemC لكتابة الوصف عالي المستوى. يُجرد VIVADO HLS التعقيدات المتعلقة بتصميم RTL ، ويسمح لمطوري البرامج بالتركيز على تنفيذ الخوارزميات.
تم تصميم VIVADO HLS ليكون سهل الاستخدام ومتاح لمهندسي البرمجيات ذوي الخبرة المحدودة أو غير الموجهة لتصميم الأجهزة. يتطلب المعرفة الأساسية في البرمجة بلغة C / C ++ أو SystemC لكتابة الوصف عالي المستوى. يُجرد VIVADO HLS التعقيدات المتعلقة بتصميم RTL ، ويسمح لمطوري البرامج بالتركيز على تنفيذ الخوارزميات.
هل يمكن لـ VIVADO HLS تحسين تصميمات RTL الحالية الخاصة بي؟
نعم، يمكن استخدام VIVADO HLS لتحسين التصميمات RTL الموجودة عن طريق تحويلها إلى وصفات ذات مستوى أعلى. يتيح ذلك للمصممين استكشاف خيارات التصميم المتعددة، وإجراء استكشاف عمارة، وتقييم استراتيجيات التحسين المختلفة لتحسين أداء أو استخدام الموارد في تصاميمهم لأجهزة FPGA.
نعم، يمكن استخدام VIVADO HLS لتحسين التصميمات RTL الموجودة عن طريق تحويلها إلى وصفات ذات مستوى أعلى. يتيح ذلك للمصممين استكشاف خيارات التصميم المتعددة، وإجراء استكشاف عمارة، وتقييم استراتيجيات التحسين المختلفة لتحسين أداء أو استخدام الموارد في تصاميمهم لأجهزة FPGA.

المراجعات

لا توجد مراجعات بعد.

كن أول من يقيم “حقيبة تدريبية دورة التصميم الشامل لترجمة FPGA باستخدام VIVADO HLS”

لن يتم نشر عنوان بريدك الإلكتروني. الحقول الإلزامية مشار إليها بـ *

تقديم حقائب تدريبنا الشاملة للمدربين حول التركيب المستوى العالي (HLS) لتصميم FPGA باستخدام VIVADO HLS. هذا المنتج مثالي للمدربين الذين يرغبون في تعليم المحترفين والطلاب عن أحدث التقنيات والأدوات في مجال تصميم FPGA. تم تصميم حقائبنا التدريبية لتوفير للمدربين جميع الموارد اللازمة لتقديم جلسة تدريب شاملة ومشوقة. تتضمن الحقائب دليل مفصل للمدرب، شرائح العروض التقديمية، تمارين عملية، ومراجع للمشاركين. مع هذه الحزمة الشاملة، يمكن للمدربين تقديم جلسة تدريب عالية الجودة بثقة دون الحاجة إلى إعداد شامل. تغطي هذه الحقيبة التدريبية جميع الجوانب الرئيسية للتركيب المستوى العالي باستخدام VIVADO HLS. يمكن للمدربين البدء بمقدمة عن HLS وفوائدها، تليها نظرة عامة على أداة VIVADO HLS ومزاياها. بعد ذلك، تستعرض الحقيبة تفاصيل سير العمل في التركيب المستوى العالي، بما في ذلك تقنيات البرمجة واستراتيجيات الأداء ومنهجيات التحقق. على مدار التدريب، سيتاح للمشاركين الفرصة لتطبيق معرفتهم من خلال التمارين العملية. تتضمن الحقائب التدريبية تعليمات خطوة بخطوة لتصميم وتنفيذ تصميمات FPGA المختلفة باستخدام VIVADO HLS. يضمن هذا النهج العملي أن يفهم المشاركون ليس فقط المفاهيم النظرية ولكن أيضًا يكتسبون الخبرة العملية في تصميم FPGA. بحلول نهاية التدريب، سيكون لدى المشاركين أساس قوي في التركيب المستوى العالي لتصميم FPGA باستخدام VIVADO HLS. ستكون لديهم المهارات والمعرفة اللازمة لتصميم وتحسين والتحقق من تصميمات FPGA بشكل فعال، مما يؤدي إلى زيادة الإنتاجية وتقليل وقت إطلاق المنتج إلى السوق. سواء كنت مدربًا ذو خبرة أو جديدًا في تدريب تصميم FPGA، ستوفر لك حقائبنا التدريبية كل ما تحتاجه لتقديم جلسة تدريب فعالة ومشوقة. اطلب نسختك اليوم وقم بتعزيز قدراتك التدريبية في مجال التركيب المستوى العالي لتصميم FPGA باستخدام VIVADO HLS.
مقدمة لتصميم النظم المنطقية عالية المستوى
ما هو اتش إل إس ولماذا هو مهم؟
مقارنة بين تدفق التصميم التقليدي وتصميم اللغة العالية المستوى (HLS)
الفوائد والتحديات في استخدام HLS لتصميم FPGA
نظرة عامة على VIVADO HLS
مقدمة إلى أداة VIVADO HLS
ميزات وقدرات فيفادو إتش إل إس
اللغات والمنصات المدعومة
تدفق تصميم HLS
الخطوات المشتركة في سير العمل لتصميم HLS
إنشاء وتحسين الشفرة C/C++
تحويل الشفرة إلى اليمين إلى اليسار باستخدام أداة HLS.
توصيف التصميم وتحسين الأداء
تحديد متطلبات التصميم
تحديد التوازن وفرص التحسين
تقنيات لتحسين الأداء واستغلال الموارد بشكل أمثل
تقنيات البرمجة في لغة HLS
كتابة كود C/C++ لـ HLS
توجيهات لتحديد تفاصيل تنفيذ الأجهزة
تقنيات التجميع الأنابيبي، فك الحلقات، ومشاركة الموارد
تصحيح الأخطاء والتحقق في VIVADO HLS
تقنيات لتصحيح الأخطاء في تصميمات HLS
استخدام أسرّة الاختبار والمحاكاة للتحقق
التعريف المشروعى وتحليل الأداء في VIVADO HLS
تقنيات تحسين HLS
تصميم خطوط الأنابيب لتحسين الإنتاجية
إعادة هيكلة الحلقة وتوجيه التدفق في الحلقة
تقنيات تحسين الذاكرة
مواضيع متقدمة في تكنولوجيا إعادة الأنتاج التلفزيوني
الحسابات العائمة في تصميمات HLS
التعامل مع منطق التحكم المعقدة
توليف ودمج الواجهة مع المكونات الأخرى
دراسات الحالة وأمثلة
أمثلة حقيقية في العالم الواقع تسلط الضوء على استخدام HLS في تصميم FPGA
التحديات التي واجهتنا والدروس التي تعلمناها من تنفيذ تصميمات HLS
دراسة حالة توضح التحسين في الأداء المحقق باستخدام تقنية HLS (تدفق الوسائط بنوعية عالية)

™IMAS

ضمن مفاهيم تصميم الأنظمة المنهجية في التدريب، تأتي مصفوفة IMAS كأداة من أدوات صناعة التدريب المعاصرة، والتي تتعامل مع آلية تجميع عناصر الحقيبة التدريبية في شكل متكامل ومتماسك لضمان توافق هذه العناصر مع تحقيق أهداف التدريب ورفع كفاءة الأداء مشارك ومدرب ومنظم. إنه يمكّن المطور من تطوير سيناريو تدريب احترافي مدروس جيدًا وإدارة وقت الجلسة التدريبية. يمكن للجلسة معالجة أي موضوع.

المؤسسة العامة للتدريب التقني والمهني

صممت منهجية خاصة بالجودة الداخلية في الوحدات التدريبية التابعة لها، حيث تشمل على خمسة معايير رئيسية، تتضمن الإدارة والقيادة، والمدربين، والخدمات المقدمة للمتدربين، والمناهج، وبيئة التدريب، وذلك بهدف تطوير جودة التدريب المقدم في المنشآت التدريبية لمواكبة حاجة سوق العمل المحلي.

™ISID

يعد أول برنامج من نوعه في تقييم وتصنيف الحقائب التدريبية ويهدف إلى أن يكون مرجعاً مهماً للشركات والمؤسسات لضمان جودة التدريب المقدم لكوادرها من أجل تطوير الأداء وتطويره وتحسينه. إن جعل هذه المعايير دولية ليس فقط لأنها منتشرة في أكثر من قارة واحدة ومئات البلدان والمنظمات، ولكن أيضًا لأنها متوافقة مع العديد. تقنيات أسترالية ويابانية وكندية وأمريكية.

ما هو التركيب عالي المستوى (HLS) وكيف يستفيد تصميم أجهزة FPGA منه؟
التوليد على مستوى عالٍ (HLS) هو نهج تصميم يسمح للمطورين بوصف تصاميمهم باستخدام لغات البرمجة على مستوى عالٍ مثل C/C++ أو SystemC. يعمل هذا النهج على تسريع عملية تصميم الدوائر المنطقية المبرمجة ميدانيًا (FPGA) عن طريق تحويل هذه الوصفات على مستوى عالٍ إلى تنفيذات سلسلة التوريد الفعّالة على المستوى الأجهزة، مما يقلل من وقت التطوير ويزيد من الإنتاجية.
التوليد على مستوى عالٍ (HLS) هو نهج تصميم يسمح للمطورين بوصف تصاميمهم باستخدام لغات البرمجة على مستوى عالٍ مثل C/C++ أو SystemC. يعمل هذا النهج على تسريع عملية تصميم الدوائر المنطقية المبرمجة ميدانيًا (FPGA) عن طريق تحويل هذه الوصفات على مستوى عالٍ إلى تنفيذات سلسلة التوريد الفعّالة على المستوى الأجهزة، مما يقلل من وقت التطوير ويزيد من الإنتاجية.
. كيف يساعد VIVADO HLS في عملية تصميم مدار FPGA؟
VIVADO HLS هو أداة شهيرة لمحمل اللغة العالية مقدمة من قبل إكسيلنكس. يوفر واجهة رسومية سهلة الاستخدام تتيح للمصممين أداء تخمين عالي المستوى لتصميمات أجهزة FPGA. يساعد VIVADO HLS في إنشاء رمز RTL (مستوى نقل التسجيل) فعال تلقائيًا من الوصف بلغة C/C++ أو SystemC، مما يضمن تنفيذ أجهزة فعالة.
VIVADO HLS هو أداة شهيرة لمحمل اللغة العالية مقدمة من قبل إكسيلنكس. يوفر واجهة رسومية سهلة الاستخدام تتيح للمصممين أداء تخمين عالي المستوى لتصميمات أجهزة FPGA. يساعد VIVADO HLS في إنشاء رمز RTL (مستوى نقل التسجيل) فعال تلقائيًا من الوصف بلغة C/C++ أو SystemC، مما يضمن تنفيذ أجهزة فعالة.
هل يمكنني استخدام VIVADO HLS لأي منصة FPGA؟
VIVADO HLS تم تصميمه خصيصاً لشرائح Xilinx FPGAs. إنه يدعم مجموعة واسعة من أجهزة Xilinx ، بما في ذلك Zynq-7000 SoCs ، UltraScale ، Virtex ، و Kintex FPGAs. ومع ذلك ، فإنه لا يتوافق مع أجهزة FPGA المصنعة من قبل الشركات الأخرى.
VIVADO HLS تم تصميمه خصيصاً لشرائح Xilinx FPGAs. إنه يدعم مجموعة واسعة من أجهزة Xilinx ، بما في ذلك Zynq-7000 SoCs ، UltraScale ، Virtex ، و Kintex FPGAs. ومع ذلك ، فإنه لا يتوافق مع أجهزة FPGA المصنعة من قبل الشركات الأخرى.
ما هو مستوى الخبرة في البرمجة المطلوب لاستخدام VIVADO HLS؟
تم تصميم VIVADO HLS ليكون سهل الاستخدام ومتاح لمهندسي البرمجيات ذوي الخبرة المحدودة أو غير الموجهة لتصميم الأجهزة. يتطلب المعرفة الأساسية في البرمجة بلغة C / C ++ أو SystemC لكتابة الوصف عالي المستوى. يُجرد VIVADO HLS التعقيدات المتعلقة بتصميم RTL ، ويسمح لمطوري البرامج بالتركيز على تنفيذ الخوارزميات.
تم تصميم VIVADO HLS ليكون سهل الاستخدام ومتاح لمهندسي البرمجيات ذوي الخبرة المحدودة أو غير الموجهة لتصميم الأجهزة. يتطلب المعرفة الأساسية في البرمجة بلغة C / C ++ أو SystemC لكتابة الوصف عالي المستوى. يُجرد VIVADO HLS التعقيدات المتعلقة بتصميم RTL ، ويسمح لمطوري البرامج بالتركيز على تنفيذ الخوارزميات.
هل يمكن لـ VIVADO HLS تحسين تصميمات RTL الحالية الخاصة بي؟
نعم، يمكن استخدام VIVADO HLS لتحسين التصميمات RTL الموجودة عن طريق تحويلها إلى وصفات ذات مستوى أعلى. يتيح ذلك للمصممين استكشاف خيارات التصميم المتعددة، وإجراء استكشاف عمارة، وتقييم استراتيجيات التحسين المختلفة لتحسين أداء أو استخدام الموارد في تصاميمهم لأجهزة FPGA.
نعم، يمكن استخدام VIVADO HLS لتحسين التصميمات RTL الموجودة عن طريق تحويلها إلى وصفات ذات مستوى أعلى. يتيح ذلك للمصممين استكشاف خيارات التصميم المتعددة، وإجراء استكشاف عمارة، وتقييم استراتيجيات التحسين المختلفة لتحسين أداء أو استخدام الموارد في تصاميمهم لأجهزة FPGA.

المراجعات

لا توجد مراجعات بعد.

كن أول من يقيم “حقيبة تدريبية دورة التصميم الشامل لترجمة FPGA باستخدام VIVADO HLS”

لن يتم نشر عنوان بريدك الإلكتروني. الحقول الإلزامية مشار إليها بـ *

مميزات الحقيبة

مذكرة المتدرب

دليل المدرب

الأنشطة

نسخة العرض

فيديوهات

الملف التعريفي

تحديث سنة 2023

حقيبة تدريبية دورة التصميم الشامل لترجمة FPGA باستخدام VIVADO HLS

يركز هذه الحقائب التدريبية على تعليم المشاركين كيفية تصميم ومحاكاة وتوليف وتصدير IP باستخدام Vivado HLS. النهج المستخدم في هذه الحقائب التدريبية يركز على تصميم FPGA ويستخدم برمجة C/C++. يغطي الحقائب التدريبية مجموعة متنوعة من جوانب تصميم FPGA ، بما في ذلك استخدام Vivado HLS لتطوير IP ، وتقنيات المحاكاة والتوليف ، وتصدير IP للتنفيذ على أجهزة FPGA.

مراجعة

English - العربية

محاضرات تفاعلية

مميزات الحقيبة

مذكرة المتدرب

دليل المدرب

الأنشطة

نسخة العرض

فيديوهات

الملف التعريفي

تقديم حقائب تدريبنا الشاملة للمدربين حول التركيب المستوى العالي (HLS) لتصميم FPGA باستخدام VIVADO HLS. هذا المنتج مثالي للمدربين الذين يرغبون في تعليم المحترفين والطلاب عن أحدث التقنيات والأدوات في مجال تصميم FPGA. تم تصميم حقائبنا التدريبية لتوفير للمدربين جميع الموارد اللازمة لتقديم جلسة تدريب شاملة ومشوقة. تتضمن الحقائب دليل مفصل للمدرب، شرائح العروض التقديمية، تمارين عملية، ومراجع للمشاركين. مع هذه الحزمة الشاملة، يمكن للمدربين تقديم جلسة تدريب عالية الجودة بثقة دون الحاجة إلى إعداد شامل. تغطي هذه الحقيبة التدريبية جميع الجوانب الرئيسية للتركيب المستوى العالي باستخدام VIVADO HLS. يمكن للمدربين البدء بمقدمة عن HLS وفوائدها، تليها نظرة عامة على أداة VIVADO HLS ومزاياها. بعد ذلك، تستعرض الحقيبة تفاصيل سير العمل في التركيب المستوى العالي، بما في ذلك تقنيات البرمجة واستراتيجيات الأداء ومنهجيات التحقق. على مدار التدريب، سيتاح للمشاركين الفرصة لتطبيق معرفتهم من خلال التمارين العملية. تتضمن الحقائب التدريبية تعليمات خطوة بخطوة لتصميم وتنفيذ تصميمات FPGA المختلفة باستخدام VIVADO HLS. يضمن هذا النهج العملي أن يفهم المشاركون ليس فقط المفاهيم النظرية ولكن أيضًا يكتسبون الخبرة العملية في تصميم FPGA. بحلول نهاية التدريب، سيكون لدى المشاركين أساس قوي في التركيب المستوى العالي لتصميم FPGA باستخدام VIVADO HLS. ستكون لديهم المهارات والمعرفة اللازمة لتصميم وتحسين والتحقق من تصميمات FPGA بشكل فعال، مما يؤدي إلى زيادة الإنتاجية وتقليل وقت إطلاق المنتج إلى السوق. سواء كنت مدربًا ذو خبرة أو جديدًا في تدريب تصميم FPGA، ستوفر لك حقائبنا التدريبية كل ما تحتاجه لتقديم جلسة تدريب فعالة ومشوقة. اطلب نسختك اليوم وقم بتعزيز قدراتك التدريبية في مجال التركيب المستوى العالي لتصميم FPGA باستخدام VIVADO HLS.
مقدمة لتصميم النظم المنطقية عالية المستوى
ما هو اتش إل إس ولماذا هو مهم؟
مقارنة بين تدفق التصميم التقليدي وتصميم اللغة العالية المستوى (HLS)
الفوائد والتحديات في استخدام HLS لتصميم FPGA
نظرة عامة على VIVADO HLS
مقدمة إلى أداة VIVADO HLS
ميزات وقدرات فيفادو إتش إل إس
اللغات والمنصات المدعومة
تدفق تصميم HLS
الخطوات المشتركة في سير العمل لتصميم HLS
إنشاء وتحسين الشفرة C/C++
تحويل الشفرة إلى اليمين إلى اليسار باستخدام أداة HLS.
توصيف التصميم وتحسين الأداء
تحديد متطلبات التصميم
تحديد التوازن وفرص التحسين
تقنيات لتحسين الأداء واستغلال الموارد بشكل أمثل
تقنيات البرمجة في لغة HLS
كتابة كود C/C++ لـ HLS
توجيهات لتحديد تفاصيل تنفيذ الأجهزة
تقنيات التجميع الأنابيبي، فك الحلقات، ومشاركة الموارد
تصحيح الأخطاء والتحقق في VIVADO HLS
تقنيات لتصحيح الأخطاء في تصميمات HLS
استخدام أسرّة الاختبار والمحاكاة للتحقق
التعريف المشروعى وتحليل الأداء في VIVADO HLS
تقنيات تحسين HLS
تصميم خطوط الأنابيب لتحسين الإنتاجية
إعادة هيكلة الحلقة وتوجيه التدفق في الحلقة
تقنيات تحسين الذاكرة
مواضيع متقدمة في تكنولوجيا إعادة الأنتاج التلفزيوني
الحسابات العائمة في تصميمات HLS
التعامل مع منطق التحكم المعقدة
توليف ودمج الواجهة مع المكونات الأخرى
دراسات الحالة وأمثلة
أمثلة حقيقية في العالم الواقع تسلط الضوء على استخدام HLS في تصميم FPGA
التحديات التي واجهتنا والدروس التي تعلمناها من تنفيذ تصميمات HLS
دراسة حالة توضح التحسين في الأداء المحقق باستخدام تقنية HLS (تدفق الوسائط بنوعية عالية)

™IMAS

ضمن مفاهيم تصميم الأنظمة المنهجية في التدريب، تأتي مصفوفة IMAS كأداة من أدوات صناعة التدريب المعاصرة، والتي تتعامل مع آلية تجميع عناصر الحقيبة التدريبية في شكل متكامل ومتماسك لضمان توافق هذه العناصر مع تحقيق أهداف التدريب ورفع كفاءة الأداء مشارك ومدرب ومنظم. إنه يمكّن المطور من تطوير سيناريو تدريب احترافي مدروس جيدًا وإدارة وقت الجلسة التدريبية. يمكن للجلسة معالجة أي موضوع.

المؤسسة العامة للتدريب التقني والمهني

صممت منهجية خاصة بالجودة الداخلية في الوحدات التدريبية التابعة لها، حيث تشمل على خمسة معايير رئيسية، تتضمن الإدارة والقيادة، والمدربين، والخدمات المقدمة للمتدربين، والمناهج، وبيئة التدريب، وذلك بهدف تطوير جودة التدريب المقدم في المنشآت التدريبية لمواكبة حاجة سوق العمل المحلي.

™ISID

يعد أول برنامج من نوعه في تقييم وتصنيف الحقائب التدريبية ويهدف إلى أن يكون مرجعاً مهماً للشركات والمؤسسات لضمان جودة التدريب المقدم لكوادرها من أجل تطوير الأداء وتطويره وتحسينه. إن جعل هذه المعايير دولية ليس فقط لأنها منتشرة في أكثر من قارة واحدة ومئات البلدان والمنظمات، ولكن أيضًا لأنها متوافقة مع العديد. تقنيات أسترالية ويابانية وكندية وأمريكية.

ما هو التركيب عالي المستوى (HLS) وكيف يستفيد تصميم أجهزة FPGA منه؟
التوليد على مستوى عالٍ (HLS) هو نهج تصميم يسمح للمطورين بوصف تصاميمهم باستخدام لغات البرمجة على مستوى عالٍ مثل C/C++ أو SystemC. يعمل هذا النهج على تسريع عملية تصميم الدوائر المنطقية المبرمجة ميدانيًا (FPGA) عن طريق تحويل هذه الوصفات على مستوى عالٍ إلى تنفيذات سلسلة التوريد الفعّالة على المستوى الأجهزة، مما يقلل من وقت التطوير ويزيد من الإنتاجية.
التوليد على مستوى عالٍ (HLS) هو نهج تصميم يسمح للمطورين بوصف تصاميمهم باستخدام لغات البرمجة على مستوى عالٍ مثل C/C++ أو SystemC. يعمل هذا النهج على تسريع عملية تصميم الدوائر المنطقية المبرمجة ميدانيًا (FPGA) عن طريق تحويل هذه الوصفات على مستوى عالٍ إلى تنفيذات سلسلة التوريد الفعّالة على المستوى الأجهزة، مما يقلل من وقت التطوير ويزيد من الإنتاجية.
. كيف يساعد VIVADO HLS في عملية تصميم مدار FPGA؟
VIVADO HLS هو أداة شهيرة لمحمل اللغة العالية مقدمة من قبل إكسيلنكس. يوفر واجهة رسومية سهلة الاستخدام تتيح للمصممين أداء تخمين عالي المستوى لتصميمات أجهزة FPGA. يساعد VIVADO HLS في إنشاء رمز RTL (مستوى نقل التسجيل) فعال تلقائيًا من الوصف بلغة C/C++ أو SystemC، مما يضمن تنفيذ أجهزة فعالة.
VIVADO HLS هو أداة شهيرة لمحمل اللغة العالية مقدمة من قبل إكسيلنكس. يوفر واجهة رسومية سهلة الاستخدام تتيح للمصممين أداء تخمين عالي المستوى لتصميمات أجهزة FPGA. يساعد VIVADO HLS في إنشاء رمز RTL (مستوى نقل التسجيل) فعال تلقائيًا من الوصف بلغة C/C++ أو SystemC، مما يضمن تنفيذ أجهزة فعالة.
هل يمكنني استخدام VIVADO HLS لأي منصة FPGA؟
VIVADO HLS تم تصميمه خصيصاً لشرائح Xilinx FPGAs. إنه يدعم مجموعة واسعة من أجهزة Xilinx ، بما في ذلك Zynq-7000 SoCs ، UltraScale ، Virtex ، و Kintex FPGAs. ومع ذلك ، فإنه لا يتوافق مع أجهزة FPGA المصنعة من قبل الشركات الأخرى.
VIVADO HLS تم تصميمه خصيصاً لشرائح Xilinx FPGAs. إنه يدعم مجموعة واسعة من أجهزة Xilinx ، بما في ذلك Zynq-7000 SoCs ، UltraScale ، Virtex ، و Kintex FPGAs. ومع ذلك ، فإنه لا يتوافق مع أجهزة FPGA المصنعة من قبل الشركات الأخرى.
ما هو مستوى الخبرة في البرمجة المطلوب لاستخدام VIVADO HLS؟
تم تصميم VIVADO HLS ليكون سهل الاستخدام ومتاح لمهندسي البرمجيات ذوي الخبرة المحدودة أو غير الموجهة لتصميم الأجهزة. يتطلب المعرفة الأساسية في البرمجة بلغة C / C ++ أو SystemC لكتابة الوصف عالي المستوى. يُجرد VIVADO HLS التعقيدات المتعلقة بتصميم RTL ، ويسمح لمطوري البرامج بالتركيز على تنفيذ الخوارزميات.
تم تصميم VIVADO HLS ليكون سهل الاستخدام ومتاح لمهندسي البرمجيات ذوي الخبرة المحدودة أو غير الموجهة لتصميم الأجهزة. يتطلب المعرفة الأساسية في البرمجة بلغة C / C ++ أو SystemC لكتابة الوصف عالي المستوى. يُجرد VIVADO HLS التعقيدات المتعلقة بتصميم RTL ، ويسمح لمطوري البرامج بالتركيز على تنفيذ الخوارزميات.
هل يمكن لـ VIVADO HLS تحسين تصميمات RTL الحالية الخاصة بي؟
نعم، يمكن استخدام VIVADO HLS لتحسين التصميمات RTL الموجودة عن طريق تحويلها إلى وصفات ذات مستوى أعلى. يتيح ذلك للمصممين استكشاف خيارات التصميم المتعددة، وإجراء استكشاف عمارة، وتقييم استراتيجيات التحسين المختلفة لتحسين أداء أو استخدام الموارد في تصاميمهم لأجهزة FPGA.
نعم، يمكن استخدام VIVADO HLS لتحسين التصميمات RTL الموجودة عن طريق تحويلها إلى وصفات ذات مستوى أعلى. يتيح ذلك للمصممين استكشاف خيارات التصميم المتعددة، وإجراء استكشاف عمارة، وتقييم استراتيجيات التحسين المختلفة لتحسين أداء أو استخدام الموارد في تصاميمهم لأجهزة FPGA.

المراجعات

لا توجد مراجعات بعد.

كن أول من يقيم “حقيبة تدريبية دورة التصميم الشامل لترجمة FPGA باستخدام VIVADO HLS”

لن يتم نشر عنوان بريدك الإلكتروني. الحقول الإلزامية مشار إليها بـ *

تقديم حقائب تدريبنا الشاملة للمدربين حول التركيب المستوى العالي (HLS) لتصميم FPGA باستخدام VIVADO HLS. هذا المنتج مثالي للمدربين الذين يرغبون في تعليم المحترفين والطلاب عن أحدث التقنيات والأدوات في مجال تصميم FPGA. تم تصميم حقائبنا التدريبية لتوفير للمدربين جميع الموارد اللازمة لتقديم جلسة تدريب شاملة ومشوقة. تتضمن الحقائب دليل مفصل للمدرب، شرائح العروض التقديمية، تمارين عملية، ومراجع للمشاركين. مع هذه الحزمة الشاملة، يمكن للمدربين تقديم جلسة تدريب عالية الجودة بثقة دون الحاجة إلى إعداد شامل. تغطي هذه الحقيبة التدريبية جميع الجوانب الرئيسية للتركيب المستوى العالي باستخدام VIVADO HLS. يمكن للمدربين البدء بمقدمة عن HLS وفوائدها، تليها نظرة عامة على أداة VIVADO HLS ومزاياها. بعد ذلك، تستعرض الحقيبة تفاصيل سير العمل في التركيب المستوى العالي، بما في ذلك تقنيات البرمجة واستراتيجيات الأداء ومنهجيات التحقق. على مدار التدريب، سيتاح للمشاركين الفرصة لتطبيق معرفتهم من خلال التمارين العملية. تتضمن الحقائب التدريبية تعليمات خطوة بخطوة لتصميم وتنفيذ تصميمات FPGA المختلفة باستخدام VIVADO HLS. يضمن هذا النهج العملي أن يفهم المشاركون ليس فقط المفاهيم النظرية ولكن أيضًا يكتسبون الخبرة العملية في تصميم FPGA. بحلول نهاية التدريب، سيكون لدى المشاركين أساس قوي في التركيب المستوى العالي لتصميم FPGA باستخدام VIVADO HLS. ستكون لديهم المهارات والمعرفة اللازمة لتصميم وتحسين والتحقق من تصميمات FPGA بشكل فعال، مما يؤدي إلى زيادة الإنتاجية وتقليل وقت إطلاق المنتج إلى السوق. سواء كنت مدربًا ذو خبرة أو جديدًا في تدريب تصميم FPGA، ستوفر لك حقائبنا التدريبية كل ما تحتاجه لتقديم جلسة تدريب فعالة ومشوقة. اطلب نسختك اليوم وقم بتعزيز قدراتك التدريبية في مجال التركيب المستوى العالي لتصميم FPGA باستخدام VIVADO HLS.
مقدمة لتصميم النظم المنطقية عالية المستوى
ما هو اتش إل إس ولماذا هو مهم؟
مقارنة بين تدفق التصميم التقليدي وتصميم اللغة العالية المستوى (HLS)
الفوائد والتحديات في استخدام HLS لتصميم FPGA
نظرة عامة على VIVADO HLS
مقدمة إلى أداة VIVADO HLS
ميزات وقدرات فيفادو إتش إل إس
اللغات والمنصات المدعومة
تدفق تصميم HLS
الخطوات المشتركة في سير العمل لتصميم HLS
إنشاء وتحسين الشفرة C/C++
تحويل الشفرة إلى اليمين إلى اليسار باستخدام أداة HLS.
توصيف التصميم وتحسين الأداء
تحديد متطلبات التصميم
تحديد التوازن وفرص التحسين
تقنيات لتحسين الأداء واستغلال الموارد بشكل أمثل
تقنيات البرمجة في لغة HLS
كتابة كود C/C++ لـ HLS
توجيهات لتحديد تفاصيل تنفيذ الأجهزة
تقنيات التجميع الأنابيبي، فك الحلقات، ومشاركة الموارد
تصحيح الأخطاء والتحقق في VIVADO HLS
تقنيات لتصحيح الأخطاء في تصميمات HLS
استخدام أسرّة الاختبار والمحاكاة للتحقق
التعريف المشروعى وتحليل الأداء في VIVADO HLS
تقنيات تحسين HLS
تصميم خطوط الأنابيب لتحسين الإنتاجية
إعادة هيكلة الحلقة وتوجيه التدفق في الحلقة
تقنيات تحسين الذاكرة
مواضيع متقدمة في تكنولوجيا إعادة الأنتاج التلفزيوني
الحسابات العائمة في تصميمات HLS
التعامل مع منطق التحكم المعقدة
توليف ودمج الواجهة مع المكونات الأخرى
دراسات الحالة وأمثلة
أمثلة حقيقية في العالم الواقع تسلط الضوء على استخدام HLS في تصميم FPGA
التحديات التي واجهتنا والدروس التي تعلمناها من تنفيذ تصميمات HLS
دراسة حالة توضح التحسين في الأداء المحقق باستخدام تقنية HLS (تدفق الوسائط بنوعية عالية)

™IMAS

ضمن مفاهيم تصميم الأنظمة المنهجية في التدريب، تأتي مصفوفة IMAS كأداة من أدوات صناعة التدريب المعاصرة، والتي تتعامل مع آلية تجميع عناصر الحقيبة التدريبية في شكل متكامل ومتماسك لضمان توافق هذه العناصر مع تحقيق أهداف التدريب ورفع كفاءة الأداء مشارك ومدرب ومنظم. إنه يمكّن المطور من تطوير سيناريو تدريب احترافي مدروس جيدًا وإدارة وقت الجلسة التدريبية. يمكن للجلسة معالجة أي موضوع.

المؤسسة العامة للتدريب التقني والمهني

صممت منهجية خاصة بالجودة الداخلية في الوحدات التدريبية التابعة لها، حيث تشمل على خمسة معايير رئيسية، تتضمن الإدارة والقيادة، والمدربين، والخدمات المقدمة للمتدربين، والمناهج، وبيئة التدريب، وذلك بهدف تطوير جودة التدريب المقدم في المنشآت التدريبية لمواكبة حاجة سوق العمل المحلي.

™ISID

يعد أول برنامج من نوعه في تقييم وتصنيف الحقائب التدريبية ويهدف إلى أن يكون مرجعاً مهماً للشركات والمؤسسات لضمان جودة التدريب المقدم لكوادرها من أجل تطوير الأداء وتطويره وتحسينه. إن جعل هذه المعايير دولية ليس فقط لأنها منتشرة في أكثر من قارة واحدة ومئات البلدان والمنظمات، ولكن أيضًا لأنها متوافقة مع العديد. تقنيات أسترالية ويابانية وكندية وأمريكية.

ما هو التركيب عالي المستوى (HLS) وكيف يستفيد تصميم أجهزة FPGA منه؟
التوليد على مستوى عالٍ (HLS) هو نهج تصميم يسمح للمطورين بوصف تصاميمهم باستخدام لغات البرمجة على مستوى عالٍ مثل C/C++ أو SystemC. يعمل هذا النهج على تسريع عملية تصميم الدوائر المنطقية المبرمجة ميدانيًا (FPGA) عن طريق تحويل هذه الوصفات على مستوى عالٍ إلى تنفيذات سلسلة التوريد الفعّالة على المستوى الأجهزة، مما يقلل من وقت التطوير ويزيد من الإنتاجية.
التوليد على مستوى عالٍ (HLS) هو نهج تصميم يسمح للمطورين بوصف تصاميمهم باستخدام لغات البرمجة على مستوى عالٍ مثل C/C++ أو SystemC. يعمل هذا النهج على تسريع عملية تصميم الدوائر المنطقية المبرمجة ميدانيًا (FPGA) عن طريق تحويل هذه الوصفات على مستوى عالٍ إلى تنفيذات سلسلة التوريد الفعّالة على المستوى الأجهزة، مما يقلل من وقت التطوير ويزيد من الإنتاجية.
. كيف يساعد VIVADO HLS في عملية تصميم مدار FPGA؟
VIVADO HLS هو أداة شهيرة لمحمل اللغة العالية مقدمة من قبل إكسيلنكس. يوفر واجهة رسومية سهلة الاستخدام تتيح للمصممين أداء تخمين عالي المستوى لتصميمات أجهزة FPGA. يساعد VIVADO HLS في إنشاء رمز RTL (مستوى نقل التسجيل) فعال تلقائيًا من الوصف بلغة C/C++ أو SystemC، مما يضمن تنفيذ أجهزة فعالة.
VIVADO HLS هو أداة شهيرة لمحمل اللغة العالية مقدمة من قبل إكسيلنكس. يوفر واجهة رسومية سهلة الاستخدام تتيح للمصممين أداء تخمين عالي المستوى لتصميمات أجهزة FPGA. يساعد VIVADO HLS في إنشاء رمز RTL (مستوى نقل التسجيل) فعال تلقائيًا من الوصف بلغة C/C++ أو SystemC، مما يضمن تنفيذ أجهزة فعالة.
هل يمكنني استخدام VIVADO HLS لأي منصة FPGA؟
VIVADO HLS تم تصميمه خصيصاً لشرائح Xilinx FPGAs. إنه يدعم مجموعة واسعة من أجهزة Xilinx ، بما في ذلك Zynq-7000 SoCs ، UltraScale ، Virtex ، و Kintex FPGAs. ومع ذلك ، فإنه لا يتوافق مع أجهزة FPGA المصنعة من قبل الشركات الأخرى.
VIVADO HLS تم تصميمه خصيصاً لشرائح Xilinx FPGAs. إنه يدعم مجموعة واسعة من أجهزة Xilinx ، بما في ذلك Zynq-7000 SoCs ، UltraScale ، Virtex ، و Kintex FPGAs. ومع ذلك ، فإنه لا يتوافق مع أجهزة FPGA المصنعة من قبل الشركات الأخرى.
ما هو مستوى الخبرة في البرمجة المطلوب لاستخدام VIVADO HLS؟
تم تصميم VIVADO HLS ليكون سهل الاستخدام ومتاح لمهندسي البرمجيات ذوي الخبرة المحدودة أو غير الموجهة لتصميم الأجهزة. يتطلب المعرفة الأساسية في البرمجة بلغة C / C ++ أو SystemC لكتابة الوصف عالي المستوى. يُجرد VIVADO HLS التعقيدات المتعلقة بتصميم RTL ، ويسمح لمطوري البرامج بالتركيز على تنفيذ الخوارزميات.
تم تصميم VIVADO HLS ليكون سهل الاستخدام ومتاح لمهندسي البرمجيات ذوي الخبرة المحدودة أو غير الموجهة لتصميم الأجهزة. يتطلب المعرفة الأساسية في البرمجة بلغة C / C ++ أو SystemC لكتابة الوصف عالي المستوى. يُجرد VIVADO HLS التعقيدات المتعلقة بتصميم RTL ، ويسمح لمطوري البرامج بالتركيز على تنفيذ الخوارزميات.
هل يمكن لـ VIVADO HLS تحسين تصميمات RTL الحالية الخاصة بي؟
نعم، يمكن استخدام VIVADO HLS لتحسين التصميمات RTL الموجودة عن طريق تحويلها إلى وصفات ذات مستوى أعلى. يتيح ذلك للمصممين استكشاف خيارات التصميم المتعددة، وإجراء استكشاف عمارة، وتقييم استراتيجيات التحسين المختلفة لتحسين أداء أو استخدام الموارد في تصاميمهم لأجهزة FPGA.
نعم، يمكن استخدام VIVADO HLS لتحسين التصميمات RTL الموجودة عن طريق تحويلها إلى وصفات ذات مستوى أعلى. يتيح ذلك للمصممين استكشاف خيارات التصميم المتعددة، وإجراء استكشاف عمارة، وتقييم استراتيجيات التحسين المختلفة لتحسين أداء أو استخدام الموارد في تصاميمهم لأجهزة FPGA.

المراجعات

لا توجد مراجعات بعد.

كن أول من يقيم “حقيبة تدريبية دورة التصميم الشامل لترجمة FPGA باستخدام VIVADO HLS”

لن يتم نشر عنوان بريدك الإلكتروني. الحقول الإلزامية مشار إليها بـ *

منتجات ذات صلة

حقيبة تدريبية : دورة صيانة المنظومات الكهربائية – مستوى متقدم

حقيبة تدريبية : دورة التأسيسات الكهربائية في المناطق الخطرة

حقيبة تدريبية : دورة التأسيسات الكهربائية في المناطق الخطرة

يركز هذه الحقائب التدريبية على تعليم المشاركين كيفية تصميم ومحاكاة وتوليف وتصدير IP باستخدام Vivado HLS. النهج المستخدم في هذه الحقائب التدريبية يركز على تصميم FPGA ويستخدم برمجة C/C++. يغطي الحقائب التدريبية مجموعة متنوعة من جوانب تصميم FPGA ، بما في ذلك استخدام Vivado HLS لتطوير IP ، وتقنيات المحاكاة والتوليف ، وتصدير IP للتنفيذ على أجهزة FPGA.

يركز هذه الحقائب التدريبية على تعليم المشاركين كيفية تصميم ومحاكاة وتوليف وتصدير IP باستخدام Vivado HLS. النهج المستخدم في هذه الحقائب التدريبية يركز على تصميم FPGA ويستخدم برمجة C/C++. يغطي الحقائب التدريبية مجموعة متنوعة من جوانب تصميم FPGA ، بما في ذلك استخدام Vivado HLS لتطوير IP ، وتقنيات المحاكاة والتوليف ، وتصدير IP للتنفيذ على أجهزة FPGA.

حقيبة تدريبية دورة التصميم الشامل لترجمة FPGA باستخدام VIVADO HLS