التصنيف: هارد وير

يركز هذه الحقائب التدريبية على تعليم المشاركين كيفية تصميم ومحاكاة وتوليف وتصدير IP باستخدام Vivado HLS. النهج المستخدم في هذه الحقائب التدريبية يركز على تصميم FPGA ويستخدم برمجة C/C++. يغطي الحقائب التدريبية مجموعة متنوعة من جوانب تصميم FPGA ، بما في ذلك استخدام Vivado HLS لتطوير IP ، وتقنيات المحاكاة والتوليف ، وتصدير IP للتنفيذ على أجهزة FPGA.